Mul2:
        lsl.l #1, \reg1
        move.l \reg1, \reg2
        rts
Mul3:
        move.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        rts
Mul4:
        lsl.l #2, \reg1
        move.l \reg1, \reg2
        rts
Mul5:
        move.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        rts
Mul6:
        lsl.l #1, \reg1
        move.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        rts
Mul7:
        move.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        rts
Mul8:
        lsl.l #3, \reg1
        move.l \reg1, \reg2
        rts
Mul9:
        move.l \reg1, \reg2
        lsl.l #3, \reg1
        add.l \reg1, \reg2
        rts
Mul10:
        lsl.l #1, \reg1
        move.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        rts
Mul11:
        move.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        rts
Mul12:
        lsl.l #2, \reg1
        move.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        rts
Mul13:
        move.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        rts
Mul14:
        lsl.l #1, \reg1
        move.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        rts
Mul15:
        move.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        rts
Mul16:
        lsl.l #4, \reg1
        move.l \reg1, \reg2
        rts
Mul17:
        move.l \reg1, \reg2
        lsl.l #4, \reg1
        add.l \reg1, \reg2
        rts
Mul18:
        lsl.l #1, \reg1
        move.l \reg1, \reg2
        lsl.l #3, \reg1
        add.l \reg1, \reg2
        rts
Mul19:
        move.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #3, \reg1
        add.l \reg1, \reg2
        rts
Mul20:
        lsl.l #2, \reg1
        move.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        rts
Mul21:
        move.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        rts
Mul22:
        lsl.l #1, \reg1
        move.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        rts
Mul23:
        move.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        rts
Mul24:
        lsl.l #3, \reg1
        move.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        rts
Mul25:
        move.l \reg1, \reg2
        lsl.l #3, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        rts
Mul26:
        lsl.l #1, \reg1
        move.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        rts
Mul27:
        move.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        rts
Mul28:
        lsl.l #2, \reg1
        move.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        rts
Mul29:
        move.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        rts
Mul30:
        lsl.l #1, \reg1
        move.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        rts
Mul31:
        move.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        rts
Mul32:
        lsl.l #5, \reg1
        move.l \reg1, \reg2
        rts
Mul33:
        move.l \reg1, \reg2
        lsl.l #5, \reg1
        add.l \reg1, \reg2
        rts
Mul34:
        lsl.l #1, \reg1
        move.l \reg1, \reg2
        lsl.l #4, \reg1
        add.l \reg1, \reg2
        rts
Mul35:
        move.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #4, \reg1
        add.l \reg1, \reg2
        rts
Mul36:
        lsl.l #2, \reg1
        move.l \reg1, \reg2
        lsl.l #3, \reg1
        add.l \reg1, \reg2
        rts
Mul37:
        move.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        lsl.l #3, \reg1
        add.l \reg1, \reg2
        rts
Mul38:
        lsl.l #1, \reg1
        move.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #3, \reg1
        add.l \reg1, \reg2
        rts
Mul39:
        move.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #3, \reg1
        add.l \reg1, \reg2
        rts
Mul40:
        lsl.l #3, \reg1
        move.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        rts
Mul41:
        move.l \reg1, \reg2
        lsl.l #3, \reg1
        add.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        rts
Mul42:
        lsl.l #1, \reg1
        move.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        rts
Mul43:
        move.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        rts
Mul44:
        lsl.l #2, \reg1
        move.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        rts
Mul45:
        move.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        rts
Mul46:
        lsl.l #1, \reg1
        move.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        rts
Mul47:
        move.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        rts
Mul48:
        lsl.l #4, \reg1
        move.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        rts
Mul49:
        move.l \reg1, \reg2
        lsl.l #4, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        rts
Mul50:
        lsl.l #1, \reg1
        move.l \reg1, \reg2
        lsl.l #3, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        rts
Mul51:
        move.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #3, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        rts
Mul52:
        lsl.l #2, \reg1
        move.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        rts
Mul53:
        move.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        rts
Mul54:
        lsl.l #1, \reg1
        move.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        rts
Mul55:
        move.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        rts
Mul56:
        lsl.l #3, \reg1
        move.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        rts
Mul57:
        move.l \reg1, \reg2
        lsl.l #3, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        rts
Mul58:
        lsl.l #1, \reg1
        move.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        rts
Mul59:
        move.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        rts
Mul60:
        lsl.l #2, \reg1
        move.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        rts
Mul61:
        move.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        rts
Mul62:
        lsl.l #1, \reg1
        move.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        rts
Mul63:
        move.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        rts
Mul64:
        lsl.l #6, \reg1
        move.l \reg1, \reg2
        rts
Mul65:
        move.l \reg1, \reg2
        lsl.l #6, \reg1
        add.l \reg1, \reg2
        rts
Mul66:
        lsl.l #1, \reg1
        move.l \reg1, \reg2
        lsl.l #5, \reg1
        add.l \reg1, \reg2
        rts
Mul67:
        move.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #5, \reg1
        add.l \reg1, \reg2
        rts
Mul68:
        lsl.l #2, \reg1
        move.l \reg1, \reg2
        lsl.l #4, \reg1
        add.l \reg1, \reg2
        rts
Mul69:
        move.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        lsl.l #4, \reg1
        add.l \reg1, \reg2
        rts
Mul70:
        lsl.l #1, \reg1
        move.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #4, \reg1
        add.l \reg1, \reg2
        rts
Mul71:
        move.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #4, \reg1
        add.l \reg1, \reg2
        rts
Mul72:
        lsl.l #3, \reg1
        move.l \reg1, \reg2
        lsl.l #3, \reg1
        add.l \reg1, \reg2
        rts
Mul73:
        move.l \reg1, \reg2
        lsl.l #3, \reg1
        add.l \reg1, \reg2
        lsl.l #3, \reg1
        add.l \reg1, \reg2
        rts
Mul74:
        lsl.l #1, \reg1
        move.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        lsl.l #3, \reg1
        add.l \reg1, \reg2
        rts
Mul75:
        move.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        lsl.l #3, \reg1
        add.l \reg1, \reg2
        rts
Mul76:
        lsl.l #2, \reg1
        move.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #3, \reg1
        add.l \reg1, \reg2
        rts
Mul77:
        move.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #3, \reg1
        add.l \reg1, \reg2
        rts
Mul78:
        lsl.l #1, \reg1
        move.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #3, \reg1
        add.l \reg1, \reg2
        rts
Mul79:
        move.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #3, \reg1
        add.l \reg1, \reg2
        rts
Mul80:
        lsl.l #4, \reg1
        move.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        rts
Mul81:
        move.l \reg1, \reg2
        lsl.l #4, \reg1
        add.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        rts
Mul82:
        lsl.l #1, \reg1
        move.l \reg1, \reg2
        lsl.l #3, \reg1
        add.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        rts
Mul83:
        move.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #3, \reg1
        add.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        rts
Mul84:
        lsl.l #2, \reg1
        move.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        rts
Mul85:
        move.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        rts
Mul86:
        lsl.l #1, \reg1
        move.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        rts
Mul87:
        move.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        rts
Mul88:
        lsl.l #3, \reg1
        move.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        rts
Mul89:
        move.l \reg1, \reg2
        lsl.l #3, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        rts
Mul90:
        lsl.l #1, \reg1
        move.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        rts
Mul91:
        move.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        rts
Mul92:
        lsl.l #2, \reg1
        move.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        rts
Mul93:
        move.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        rts
Mul94:
        lsl.l #1, \reg1
        move.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        rts
Mul95:
        move.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        rts
Mul96:
        lsl.l #5, \reg1
        move.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        rts
Mul97:
        move.l \reg1, \reg2
        lsl.l #5, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        rts
Mul98:
        lsl.l #1, \reg1
        move.l \reg1, \reg2
        lsl.l #4, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        rts
Mul99:
        move.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #4, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        rts
Mul100:
        lsl.l #2, \reg1
        move.l \reg1, \reg2
        lsl.l #3, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        rts
Mul101:
        move.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        lsl.l #3, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        rts
Mul102:
        lsl.l #1, \reg1
        move.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #3, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        rts
Mul103:
        move.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #3, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        rts
Mul104:
        lsl.l #3, \reg1
        move.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        rts
Mul105:
        move.l \reg1, \reg2
        lsl.l #3, \reg1
        add.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        rts
Mul106:
        lsl.l #1, \reg1
        move.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        rts
Mul107:
        move.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        rts
Mul108:
        lsl.l #2, \reg1
        move.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        rts
Mul109:
        move.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        rts
Mul110:
        lsl.l #1, \reg1
        move.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        rts
Mul111:
        move.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        rts
Mul112:
        lsl.l #4, \reg1
        move.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        rts
Mul113:
        move.l \reg1, \reg2
        lsl.l #4, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        rts
Mul114:
        lsl.l #1, \reg1
        move.l \reg1, \reg2
        lsl.l #3, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        rts
Mul115:
        move.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #3, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        rts
Mul116:
        lsl.l #2, \reg1
        move.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        rts
Mul117:
        move.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        rts
Mul118:
        lsl.l #1, \reg1
        move.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        rts
Mul119:
        move.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        rts
Mul120:
        lsl.l #3, \reg1
        move.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        rts
Mul121:
        move.l \reg1, \reg2
        lsl.l #3, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        rts
Mul122:
        lsl.l #1, \reg1
        move.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        rts
Mul123:
        move.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        rts
Mul124:
        lsl.l #2, \reg1
        move.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        rts
Mul125:
        move.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        rts
Mul126:
        lsl.l #1, \reg1
        move.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        rts
Mul127:
        move.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        rts
Mul128:
        lsl.l #7, \reg1
        move.l \reg1, \reg2
        rts
Mul129:
        move.l \reg1, \reg2
        lsl.l #7, \reg1
        add.l \reg1, \reg2
        rts
Mul130:
        lsl.l #1, \reg1
        move.l \reg1, \reg2
        lsl.l #6, \reg1
        add.l \reg1, \reg2
        rts
Mul131:
        move.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #6, \reg1
        add.l \reg1, \reg2
        rts
Mul132:
        lsl.l #2, \reg1
        move.l \reg1, \reg2
        lsl.l #5, \reg1
        add.l \reg1, \reg2
        rts
Mul133:
        move.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        lsl.l #5, \reg1
        add.l \reg1, \reg2
        rts
Mul134:
        lsl.l #1, \reg1
        move.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #5, \reg1
        add.l \reg1, \reg2
        rts
Mul135:
        move.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #5, \reg1
        add.l \reg1, \reg2
        rts
Mul136:
        lsl.l #3, \reg1
        move.l \reg1, \reg2
        lsl.l #4, \reg1
        add.l \reg1, \reg2
        rts
Mul137:
        move.l \reg1, \reg2
        lsl.l #3, \reg1
        add.l \reg1, \reg2
        lsl.l #4, \reg1
        add.l \reg1, \reg2
        rts
Mul138:
        lsl.l #1, \reg1
        move.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        lsl.l #4, \reg1
        add.l \reg1, \reg2
        rts
Mul139:
        move.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        lsl.l #4, \reg1
        add.l \reg1, \reg2
        rts
Mul140:
        lsl.l #2, \reg1
        move.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #4, \reg1
        add.l \reg1, \reg2
        rts
Mul141:
        move.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #4, \reg1
        add.l \reg1, \reg2
        rts
Mul142:
        lsl.l #1, \reg1
        move.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #4, \reg1
        add.l \reg1, \reg2
        rts
Mul143:
        move.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #4, \reg1
        add.l \reg1, \reg2
        rts
Mul144:
        lsl.l #4, \reg1
        move.l \reg1, \reg2
        lsl.l #3, \reg1
        add.l \reg1, \reg2
        rts
Mul145:
        move.l \reg1, \reg2
        lsl.l #4, \reg1
        add.l \reg1, \reg2
        lsl.l #3, \reg1
        add.l \reg1, \reg2
        rts
Mul146:
        lsl.l #1, \reg1
        move.l \reg1, \reg2
        lsl.l #3, \reg1
        add.l \reg1, \reg2
        lsl.l #3, \reg1
        add.l \reg1, \reg2
        rts
Mul147:
        move.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #3, \reg1
        add.l \reg1, \reg2
        lsl.l #3, \reg1
        add.l \reg1, \reg2
        rts
Mul148:
        lsl.l #2, \reg1
        move.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        lsl.l #3, \reg1
        add.l \reg1, \reg2
        rts
Mul149:
        move.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        lsl.l #3, \reg1
        add.l \reg1, \reg2
        rts
Mul150:
        lsl.l #1, \reg1
        move.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        lsl.l #3, \reg1
        add.l \reg1, \reg2
        rts
Mul151:
        move.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        lsl.l #3, \reg1
        add.l \reg1, \reg2
        rts
Mul152:
        lsl.l #3, \reg1
        move.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #3, \reg1
        add.l \reg1, \reg2
        rts
Mul153:
        move.l \reg1, \reg2
        lsl.l #3, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #3, \reg1
        add.l \reg1, \reg2
        rts
Mul154:
        lsl.l #1, \reg1
        move.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #3, \reg1
        add.l \reg1, \reg2
        rts
Mul155:
        move.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #3, \reg1
        add.l \reg1, \reg2
        rts
Mul156:
        lsl.l #2, \reg1
        move.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #3, \reg1
        add.l \reg1, \reg2
        rts
Mul157:
        move.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #3, \reg1
        add.l \reg1, \reg2
        rts
Mul158:
        lsl.l #1, \reg1
        move.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #3, \reg1
        add.l \reg1, \reg2
        rts
Mul159:
        move.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #3, \reg1
        add.l \reg1, \reg2
        rts
Mul160:
        lsl.l #5, \reg1
        move.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        rts
Mul161:
        move.l \reg1, \reg2
        lsl.l #5, \reg1
        add.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        rts
Mul162:
        lsl.l #1, \reg1
        move.l \reg1, \reg2
        lsl.l #4, \reg1
        add.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        rts
Mul163:
        move.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #4, \reg1
        add.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        rts
Mul164:
        lsl.l #2, \reg1
        move.l \reg1, \reg2
        lsl.l #3, \reg1
        add.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        rts
Mul165:
        move.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        lsl.l #3, \reg1
        add.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        rts
Mul166:
        lsl.l #1, \reg1
        move.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #3, \reg1
        add.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        rts
Mul167:
        move.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #3, \reg1
        add.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        rts
Mul168:
        lsl.l #3, \reg1
        move.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        rts
Mul169:
        move.l \reg1, \reg2
        lsl.l #3, \reg1
        add.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        rts
Mul170:
        lsl.l #1, \reg1
        move.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        rts
Mul171:
        move.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        rts
Mul172:
        lsl.l #2, \reg1
        move.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        rts
Mul173:
        move.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        rts
Mul174:
        lsl.l #1, \reg1
        move.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        rts
Mul175:
        move.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        rts
Mul176:
        lsl.l #4, \reg1
        move.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        rts
Mul177:
        move.l \reg1, \reg2
        lsl.l #4, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        rts
Mul178:
        lsl.l #1, \reg1
        move.l \reg1, \reg2
        lsl.l #3, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        rts
Mul179:
        move.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #3, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        rts
Mul180:
        lsl.l #2, \reg1
        move.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        rts
Mul181:
        move.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        rts
Mul182:
        lsl.l #1, \reg1
        move.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        rts
Mul183:
        move.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        rts
Mul184:
        lsl.l #3, \reg1
        move.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        rts
Mul185:
        move.l \reg1, \reg2
        lsl.l #3, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        rts
Mul186:
        lsl.l #1, \reg1
        move.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        rts
Mul187:
        move.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        rts
Mul188:
        lsl.l #2, \reg1
        move.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        rts
Mul189:
        move.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        rts
Mul190:
        lsl.l #1, \reg1
        move.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        rts
Mul191:
        move.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        rts
Mul192:
        lsl.l #6, \reg1
        move.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        rts
Mul193:
        move.l \reg1, \reg2
        lsl.l #6, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        rts
Mul194:
        lsl.l #1, \reg1
        move.l \reg1, \reg2
        lsl.l #5, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        rts
Mul195:
        move.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #5, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        rts
Mul196:
        lsl.l #2, \reg1
        move.l \reg1, \reg2
        lsl.l #4, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        rts
Mul197:
        move.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        lsl.l #4, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        rts
Mul198:
        lsl.l #1, \reg1
        move.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #4, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        rts
Mul199:
        move.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #4, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        rts
Mul200:
        lsl.l #3, \reg1
        move.l \reg1, \reg2
        lsl.l #3, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        rts
Mul201:
        move.l \reg1, \reg2
        lsl.l #3, \reg1
        add.l \reg1, \reg2
        lsl.l #3, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        rts
Mul202:
        lsl.l #1, \reg1
        move.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        lsl.l #3, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        rts
Mul203:
        move.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        lsl.l #3, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        rts
Mul204:
        lsl.l #2, \reg1
        move.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #3, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        rts
Mul205:
        move.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #3, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        rts
Mul206:
        lsl.l #1, \reg1
        move.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #3, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        rts
Mul207:
        move.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #3, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        rts
Mul208:
        lsl.l #4, \reg1
        move.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        rts
Mul209:
        move.l \reg1, \reg2
        lsl.l #4, \reg1
        add.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        rts
Mul210:
        lsl.l #1, \reg1
        move.l \reg1, \reg2
        lsl.l #3, \reg1
        add.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        rts
Mul211:
        move.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #3, \reg1
        add.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        rts
Mul212:
        lsl.l #2, \reg1
        move.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        rts
Mul213:
        move.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        rts
Mul214:
        lsl.l #1, \reg1
        move.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        rts
Mul215:
        move.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        rts
Mul216:
        lsl.l #3, \reg1
        move.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        rts
Mul217:
        move.l \reg1, \reg2
        lsl.l #3, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        rts
Mul218:
        lsl.l #1, \reg1
        move.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        rts
Mul219:
        move.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        rts
Mul220:
        lsl.l #2, \reg1
        move.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        rts
Mul221:
        move.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        rts
Mul222:
        lsl.l #1, \reg1
        move.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        rts
Mul223:
        move.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        rts
Mul224:
        lsl.l #5, \reg1
        move.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        rts
Mul225:
        move.l \reg1, \reg2
        lsl.l #5, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        rts
Mul226:
        lsl.l #1, \reg1
        move.l \reg1, \reg2
        lsl.l #4, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        rts
Mul227:
        move.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #4, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        rts
Mul228:
        lsl.l #2, \reg1
        move.l \reg1, \reg2
        lsl.l #3, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        rts
Mul229:
        move.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        lsl.l #3, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        rts
Mul230:
        lsl.l #1, \reg1
        move.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #3, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        rts
Mul231:
        move.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #3, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        rts
Mul232:
        lsl.l #3, \reg1
        move.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        rts
Mul233:
        move.l \reg1, \reg2
        lsl.l #3, \reg1
        add.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        rts
Mul234:
        lsl.l #1, \reg1
        move.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        rts
Mul235:
        move.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        rts
Mul236:
        lsl.l #2, \reg1
        move.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        rts
Mul237:
        move.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        rts
Mul238:
        lsl.l #1, \reg1
        move.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        rts
Mul239:
        move.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        rts
Mul240:
        lsl.l #4, \reg1
        move.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        rts
Mul241:
        move.l \reg1, \reg2
        lsl.l #4, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        rts
Mul242:
        lsl.l #1, \reg1
        move.l \reg1, \reg2
        lsl.l #3, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        rts
Mul243:
        move.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #3, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        rts
Mul244:
        lsl.l #2, \reg1
        move.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        rts
Mul245:
        move.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        rts
Mul246:
        lsl.l #1, \reg1
        move.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        rts
Mul247:
        move.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        rts
Mul248:
        lsl.l #3, \reg1
        move.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        rts
Mul249:
        move.l \reg1, \reg2
        lsl.l #3, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        rts
Mul250:
        lsl.l #1, \reg1
        move.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        rts
Mul251:
        move.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        rts
Mul252:
        lsl.l #2, \reg1
        move.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        rts
Mul253:
        move.l \reg1, \reg2
        lsl.l #2, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        rts
Mul254:
        lsl.l #1, \reg1
        move.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        rts
Mul255:
        move.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        lsl.l #1, \reg1
        add.l \reg1, \reg2
        rts
